Intel thực hiện bước đột phá mới về công nghệ xử lý 65 nanomet

Các transistor trong bộ xử lý 65nm mới có các cổng, hay ngắt chuyển mạch, chỉ nhỏ có 35nm, nhỏ hơn khoảng 30% so với công nghệ 90nm hiện nay. Để có thể hình dung và so sánh, khoảng 100 chiếc cổng này xếp nối tiếp nhau sẽ nằm gọn trong đường kính của một tế bào hồng cầu trong máu người.

Bằng cách thu nhỏ kích thước của transistor và các chi tiết khác được khắc vào tấm silicon, số lượng các thiết bị siêu nhỏ này có thể dồn nén vào trong một con chip đơn sẽ tăng lên. Kết quả, các bộ vi xử lý sẽ trở nên mạnh hơn, và các chip nhớ sẽ có dung lượng lưu trữ lớn hơn mà vẫn giữ nguyên kích thước.

"Đuổi kịp" định luật Moore

Các chip xử lý mới của Intel sẽ theo kịp định luật Moore

Bà Kari Skoog, người phát ngôn của Intel, cho biết: "Chúng tôi đã đạt được một cột mốc quan trọng trong công nghệ chip thế hệ kế tiếp". Intel hiện đang theo đúng lộ trình cung cấp sản phẩm chip với công nghệ 65nm vào năm 2005, với các sản phẩm chip hiệu suất cao sẽ được đưa ra dần sau đó.

Nếu đúng như vậy, tốc độ phát triển của Intel sẽ theo kịp với định luật dự đoán nổi tiếng của nhà sáng lập ra hãng Intel, ông Gordon Moore. Vào cuối những năm 1960, ông Moore đã đưa ra một dự đoán rằng: "Số lượng các transistor trên một chip đơn sẽ tăng lên gấp đôi trong vòng 18 tháng tới hai năm, giúp các sản phẩm bán dẫn có hiệu suất tăng gấp đôi, thêm nhiều tính năng mới, và giá thành tính theo mỗi transistor sẽ giảm xuống một nửa".

Tuy nhiên, khi các transistor thu nhỏ hơn, các vấn đề về hao tổn nhiệt và điện năng cũng gia tăng theo. Intel đang phải giải quyết những vấn đề này bằng cách tích hợp thêm các tính năng tiết kiệm điện năng vào công nghệ xử lý 65nm của mình.

Các tính năng tiết kiệm điện năng

Pat Gelsinger, phó chủ tịch cấp cao và giám đốc công nghệ của Intel, cầm trên tay tấm wafer silicon chế tạo bằng công nghệ 65nm

Intel và các công ty khác đã thành công trong khả năng nâng cao hiệu suất chip của mình theo định luật Moore từ trước tới nay. Nhưng qua mỗi thế hệ công nghệ, các khó khăn ngày càng gia tăng trong việc duy trì tốc độ thu nhỏ transistor và thử nghiệm các giới hạn vật lý của silicon.

Ông Mark Bohr, một chuyên gia cao cấp của Intel cho biết: "Công việc của chúng tôi cứ khó dần lên, khi công nghệ sản xuất được thu nhỏ xuống".

Thực tế, các chip được xây dựng với quy trình công nghệ  90nm hiện nay đã gặp phải một số sự chậm trễ từ các nhà sản xuất chip, do họ phải chật vật trong những vấn đề như sức nóng quá lớn và hao phí điện năng.

Nhưng với công nghệ chip thế hệ mới, Intel đang khẳng định sẽ giải quyết được vấn đề lớn này bằng việc tích hợp các công nghệ khác và sử dụng những vật liệu mới.

Chiều dài của cổng ngắt nhỏ hơn trong transistor sử dụng công nghệ 65nm của Intel có khả năng giảm điện dung cổng, nhờ đó giảm nhu cầu sử dụng điện năng. Intel cũng cho biết đã thêm các "sleep transistor" (transistor ngủ) vào quy trình công nghệ 65nm của mình. Đây là một quy trình ngắt các dòng điện đi tới những khối bộ nhớ khi chúng không được sử dụng, nhờ đó giảm đáng kế mức tiêu thụ điện năng của mỗi con chip.

"Một công nghệ silicon làm căng (strained-silicon) mới, lần đầu tiên được ứng dụng trên quy trình 90nm của Intel, cũng cho phép phát triển các transitor hiệu suất cao mà không làm tăng tỷ lệ thất thoát điện năng." - bà Skoog cho biết - "Hiệu quả này rất đáng kể, vì mức tiêu thụ điện năng luôn tăng khi hiệu suất xử lý chip tăng".

Tháng 11 năm ngoái, Intel công bố đã sử dụng quy trình 65nm để tạo ra một chip nhp SRAM 4-megabit. HIện tại, quy trình này đã cho phép tạo ra các chip SRAM 70-megabit. Các ô nhớ SRAM nhỏ hơn sẽ cho phép tích hợp thêm lượng cache nhớ lớn hơn vào các bộ xử lý, một thành phần quan trọng để tăng cường hiệu suất.